

Sensibilità a numero stadi

- ❑ Cosa accade al ritardo quando ci si discosta dalla condizione di ottimo per il numero di stadi o per i dimensionamenti?
- ❑ Definiamo $\hat{N}$ il numero ottimo di stadi (con $\hat{N} \in R$) e supponiamo che il numero di stadi usato sia $N = s\hat{N}$
- ❑ Semplifichiamo i calcoli assumendo stadi con stesso *parasitic effort*

$$\sqrt[N]{F} = \rho$$

- ❑ Ritardo ottimo

$$t_{ad}(\hat{N}) = \hat{N} \left(\sqrt[\hat{N}]{F} + p \right) = \hat{N}(\rho + p)$$

- ❑ Ritardo non-ottimo

$$t_{ad}(N) = N \left(\sqrt[N]{F} + p \right)$$


$$N = s\hat{N}$$


$$\begin{aligned} \text{tad}(N) &= N(\sqrt[N]{F+p}) = s\hat{N}\left(F^{\frac{1}{s\hat{N}}} + p\right) = \\ &= s\hat{N}\left(\left[F^{\frac{1}{\hat{N}}}\right]^{\frac{1}{s}} + p\right) = s\hat{N}\left(\rho^{\frac{1}{s}} + p\right) \end{aligned}$$

$\hat{N} = p$


$$\text{tad}(\hat{N}) = \hat{N}(p+p)$$

$$\eta = \frac{\text{tad}(N)}{\text{tad}(\hat{N})} = \frac{s\hat{N}(\rho^{\frac{1}{s}} + p)}{\hat{N}(p+p)} = \frac{s(\rho^{\frac{1}{s}} + p)}{p+p}$$





s	r
0.40	2.16
0.50	1.49
0.66	1.12
0.88	1.01
1	1.00
1.17	1.02
1.5	1.10
2.0	1.27
2.5	1.46



$$\hat{N} = \ln F / \ln \rho$$

Sensibilità ai dimensionamenti

$$\hat{f} = p$$

□ Supponiamo che $\hat{N}$ sia intero

□ Supponiamo anche che in uno degli stadi sia presente un dimensionamento diverso da quello ottimo (limiti tecnologici, ...)

Lo stadio i -esimo ha dimensionamento $\neq$ dim. ottimo ($\hat{S}_i \rightarrow s\hat{S}_i = S_i$)

$$C_i \propto S_i \rightarrow C_i = s\hat{C}_i$$

$$f_i = g_i b_i \frac{C_{i+1}}{C_i} = -\frac{\hat{f}}{s} \quad \Bigg| \quad f_{i-1} = g_{i-1} b_{i-1} \frac{C_i}{C_{i-1}} = s\hat{f}$$

$$t_{ed} = (\hat{N} - 2)\hat{f} + \frac{\hat{f}}{s} + s\hat{f} + \hat{N}p = \hat{N}(\hat{f} + p) + \frac{\hat{f}}{s} + s\hat{f} - 2\hat{f}$$

$$\stackrel{!}{=} \hat{N}(p + p) + \frac{p}{s} + sp - 2p$$

$$w = \frac{t_{ed}}{\hat{t}_{ed}} = \frac{\hat{N}(p + p) + \frac{p}{s} + sp - 2p}{\hat{N}(p + p)} = 1 + \frac{\frac{p}{s} + sp - 2p}{\hat{N}(p + p)}$$

Sensibilità ai dimensionamenti

❑ Gli $N - 2$ stadi conservano lo *stage effort* ottimo $F^{1/\hat{N}}$


❑ Assumendo tutti uguali i *parasitic effort*

$$\widehat{t_{ad}} = t_{ad(s=1)} = \hat{N} \left(\sqrt[\hat{N}]{F} + p \right)$$

mentre

$$t_{ad(s)} = (\hat{N} - 2) \sqrt[\hat{N}]{F} + \hat{N}p + s \sqrt[\hat{N}]{F} + \frac{\sqrt[\hat{N}]{F}}{s}$$

$$\begin{aligned} w = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} &= \frac{\hat{N}\rho + \hat{N}p - 2\rho + \rho s + \frac{\rho}{s}}{\hat{N}\rho + \hat{N}p} \\ &= 1 + \frac{\rho s + \frac{\rho}{s} - 2\rho}{\hat{N}(\rho + p)} \end{aligned}$$





Sensibilità modesta in caso di dimensionamenti non ottimali


Calibrazione del modello del logical effort

La calibrazione del modello consiste nell'estrazione di t_{p0} e p_{inv} basata sulla simulazione del comportamento dell'invertitore al variare della capacità di carico (quindi dell'*electrical effort* h), attraverso un'adeguata struttura di test.


$$t_{p,inv} = t_{p0}(gh + p_{inv})$$



Non è il circuito adatto per calibrare il modello del logical effort. Soluzione migliore: caricare l'invertitore con invertitori identici. h corrisponde al numero di stadi connessi all'uscita del gate il cui ritardo intendiamo caratterizzare



struttura di test necessaria alla calibrazione del modello




primi due stadi forniscono una pendenza «realistica» dei fronti in ingresso al DUT (Device Under Test)

il quarto stadio fornisce una capacità di carico «realistica» al DUT stesso.


- ❑ Tengo conto del tempo di transizione in ingresso
- ❑ Capacità prodotte dai transistori variano con le tensioni
- ❑ Gate «a» sono quelli lungo i quali si propaga il ritardo
- ❑ Gate «b» forniscono (h-1) degli h gate di carico per i gate «a»
- ❑ I gate «c» servono a fare in modo che le uscite dei gate «b» non commutino troppo velocemente → la presenza di questi gate è necessaria per rallentare il transitorio all'uscita del gate «b» che per effetto *Miller* potrebbe comportare errori non trascurabili nella stima del ritardo (a causa dell'effetto *Miller* una rapida variazione della tensione all'uscita di un gate ne aumenta la capacità di ingresso)

struttura di test necessaria alla calibrazione del modello



Circuito di test per $h=2$

struttura di test necessaria alla calibrazione del modello




Circuito di test per $h=4$

Modello pMOS

```
+VTO=-0.4 [V]
+KP=200e-6 [A/V^2]
+GAMMA=0.5 [V^1/2]
+PHI=0.9 [V]
+NSUB=6e17 [cm-3]
+LAMBDA=0.05 [V^-1]
+TOX=4e-9 [m]
+CGSO=8e-10 [F/m]
+CGDO=8e-10 [F/m]
+CJ=2e-3 [F/m^2]
+PB=1 [V]
+MJ=0.5
```

Modello nMOS

```
+VTO=0.4 [V]
+KP=400e-6 [A/V^2]
+GAMMA=0.5 [V^1/2]
+PHI=0.9 [V]
+NSUB=6e17 [cm-3]
+LAMBDA=0.05 [V^-1]
+TOX=4e-9 [m]
+CGSO=8e-10 [F/m]
+CGDO=8e-10 [F/m]
+CJ=2e-3 [F/m^2]
+PB=1 [V]
+MJ=0.5
```




NMOS:


L=0.35u,
W=0.35u,

PMOS:

L=0.35u,
W=0.7u,




$$t_{p0} \simeq 12 \text{ ps} \quad p_{inv} \simeq 0.75$$




$$g_{NAND} \simeq 1.25 \quad p_{NAND} \simeq 1.7 \quad \leftarrow \begin{matrix} \text{da} \\ \text{simulazioni} \end{matrix}$$

$$g_{NAND} = \frac{\varepsilon + 2}{\varepsilon + 1} = \frac{4}{3} \simeq 1.33 \quad \leftarrow \text{da teoria}$$

struttura di test non ottimale



- ❑ In questo caso C_{out} corrisponde a C_{in} per $h = 1$
- ❑ Valori di $h > 1$ vengono ottenuti aumentando il valore della capacità di uscita



- ❑ Si ottengono i seguenti valori:

$t_{p0} \cong 4.5ps$ (con precedente struttura di test avevamo ottenuto $t_{p0} \cong 12ps$)

$p_{inv} \cong 1.33$ (con precedente struttura di test avevamo ottenuto $p_{inv} \cong 0.75$)

t_{p0} piccolo significa poca dipendenza di t_p da $h \rightarrow$ dovuto al fatto che l'aumento del carico non influisce sulla forma d'onda del fronte di ingresso (che rimane ideale)